Start your job search

ットやボードの設計経験 ・FPGA（Verilog-HDL）設計経験... Apply Now

学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： ・電気エンジニアのご経験 ■歓迎条件： ・ユニットやボードの設計経験 ・FPGA＜Verilog-HDL言語＞の設... Apply Now

要件： ・ユニットやボードの設計経験 ・FPGA（Verilog-HDL）設計経験 【勤務時間】 ＜労働時間区分＞ フレックスタイム制（フルフレックス） 休憩時間：45分（12:15～13:00） 時間外労働有無：有 ＜標準... Apply Now

結果妥当性判断 〇技術要素： ・アドバンテスト製V93000／C言語、Perlスクリプト／MOSトランジスタ／Verilog-HDL ※知識がなくても開発を進めながら習得いただきます 〇使用ツール： アドバンテスト製V93000、テラ... Apply Now

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導... Apply Now

となる方】 学歴不問 ＜応募資格/応募条件＞ ■必須条件： LSI設計/ASIC設計/SOC設計/FPGA設計の経験、RTL論理設計・検証を直近に2年以上実務経験がある方 Verilog-HDLあるいはVHDLの設計経験がある方 ■歓迎... Apply Now

資格（必須要件） Verilog 、SystemVerilog、あるいは VHDL のRTL記述が理解できる(読める)こと C++、あるいはSystemC の記述が理解できること 論理/機能検証の方法論、概念... Apply Now

院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須要件：※下記いずれか ・Verilog,SystemVerilogを用いた回路設計経験 ・論理検証経験 ■歓迎条件： ・アサ... Apply Now

要件： ・ユニットやボードの設計経験 ・FPGA（Verilog-HDL）設計経験 【勤務時間】 ＜労働時間区分＞ フレックスタイム制（フルフレックス） 休憩時間：45分（12:15～13:00） 時間外労働有無：有 ＜標準... Apply Now

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導... Apply Now