Start your job search

設計経験 FPGA、Verilog-HDL、VHDL、DSPなどの設計経験 アナログ,デジタル回路設計経験 【勤務時間】 ＜勤務時間＞ 9:00～17:00 （所定労働時間：7時間0分） 休憩時間：60分（12:00～13:00） 時間... Apply Now

験の場合は基本的な半導体のアナログ回路設計の流れを習得できるほか、Cadenceツールなどのスキルも得ることができます。 【フロントエンド設計／大手システムインテグレーター様】 Verilog-HDLなどのハードウェア記述言語を使用したロジックの設計（論理設計）や、論理検証。またLSIの故... Apply Now

験の場合は基本的な半導体のアナログ回路設計の流れを習得できるほか、Cadenceツールなどのスキルも得ることができます。 【フロントエンド設計／大手システムインテグレーター様】 Verilog-HDLなどのハードウェア記述言語を使用したロジックの設計（論理設計）や、論理検証。またLSIの故... Apply Now

験の場合は基本的な半導体のアナログ回路設計の流れを習得できるほか、Cadenceツールなどのスキルも得ることができます。 【フロントエンド設計／大手システムインテグレーター様】 Verilog-HDLなどのハードウェア記述言語を使用したロジックの設計（論理設計）や、論理検証。またLSIの故... Apply Now

験の場合は基本的な半導体のアナログ回路設計の流れを習得できるほか、Cadenceツールなどのスキルも得ることができます。 【フロントエンド設計／大手システムインテグレーター様】 Verilog-HDLなどのハードウェア記述言語を使用したロジックの設計（論理設計）や、論理検証。またLSIの故... Apply Now

験の場合は基本的な半導体のアナログ回路設計の流れを習得できるほか、Cadenceツールなどのスキルも得ることができます。 【フロントエンド設計／大手システムインテグレーター様】 Verilog-HDLなどのハードウェア記述言語を使用したロジックの設計（論理設計）や、論理検証。またLSIの故... Apply Now

機能の出力と検証部位の出力 ※基本リモートワーク、ミーティング等での出社が月1回ほどあります。 ※ご経験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。 ◆使用ツール： ◇Verilog... Apply Now

】 半導体関連 【詳細】 ・論理設計検証 ・整数チェック ・仮合成 ・ARM関連、高速IF、UVM、論理合成 【工程】 構想/仕様検討、詳細設計 【ツール】 SystemVerilog、Verilog、CPU：ARM... Apply Now

他多数プロジェクトが回っておりますので一度面接等でお話をさせていただければと思います。 今回のプロジェクトはとある業界では世界シェアトップクラスの企業様のPJとなります。 【変更の範囲：会社の定める業務】 ◆職務詳細： ・半導体のDRAM検証業務 ・論理検証業務 ・Verilog（ハードウェア記述言語）での...設計 ・Excel、PowerPoint、データ纏め等 ※ご経験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。 ◆使用ツール： Verilog ◆エン... Apply Now

-design, test times and quality. 12. Support Validation test pattern verification of new products using Verilog simulations... designing logic and/or analog circuits, or knowledge that can be understood by looking at circuit diagrams. 7. Verilog... Apply Now