Found 975 jobs on 98 pages

17 Dec
Analog IC Designer
Location: Tokyo
Salary: N/A

of ESD. Business level or higher for Japanese and English communication. Better to have C / Matlab / Verilog A modeling...

17 Dec
CIS - Logic Design Engineer
Location: Atsugi, Kanagawa
Salary: N/A

and verification execution using Verilog-HDL, CDC verification, Cord Coverage verification, etc.). Years of experience: 3 years... or more preferred: Skills in building a verification environment using System Verilog/UVM, verification execution, formal verification...

17 Dec
CIS - Logic Design Engineer
Location: Atsugi, Kanagawa
Salary: N/A

and debugging using evaluation boards and JTAG ICE Verilog or System Verilog language HDL simulator/emulator tool environment...

17 Dec
IC design engineer
Location: Atsugi, Kanagawa
Salary: N/A

/Xcelium等 ・言語 Verilog, System Verilog, UPF, TCL, C言語, perl/python等を用いたテキスト処理...

15 Dec

仕様変更への対応検討、ドキュメントの改版 5. ハードウェア記述言語Verilog-HDLによる論理回路記述 ● 検証業務 1. 検証項目リストの作成 2. 論理シミュレーションによる動作確認 3. 検証報告書の作成 将来的には、より...

15 Dec
半導体のDFT設計(テスト簡易化設計)
Location: Naka, Yokohama
Salary: 2500 - 2800 per hour

体のDFT設計(テスト簡易化設計)を担当して頂きます。 【開発環境】 ・EDAソフト ・Verilog-HDL ・VHDL ★LinuxもしくはUNIXでのプログラミング経験がある方歓迎します (プログラミング言語不問) ★経験...上 LinuxまたはUNIXの使用経験 【下記経験あれば尚可】 Verilog-HDL経験 VHDL経験 Perl経験 【休日・休暇】 土日祝休み、GW、夏季休暇、年末年始 【待遇】 交通費規定支給 ロッカー利用可 有給...

15 Dec
SE(ビジネスアプリケーション系)
Location: Amagasaki, Hyogo
Salary: 2100 per hour

45分) (休憩45分) 【資格・経験】 FPGA設計の経験Verilog-HDL、VHDlでの設計経験がある方 業界未経験OK! 【休日・休暇】 土日祝(完全週休2日) ※年間休日120日以上! 【待遇】 通勤...

14 Dec

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証:次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

14 Dec

結果妥当性判断 〇技術要素: ・アドバンテスト製V93000/C言語、Perlスクリプト/MOSトランジスタ/Verilog-HDL ※知識がなくても開発を進めながら習得いただきます 〇使用ツール: アドバンテスト製V93000、テラ...

14 Dec

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証:次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...