Found 92 jobs on 10 pages

15 Dec
DevOps инженер
Location: Moscow
Salary: N/A

/ etc; Networks (OSI Model, Linux network stack); Monitoring (Zabbix, etc.); Знание Verilog/VHDL. Условия: Официальное...

15 Dec

модулей; Взаимодействие с командами RTL и верификации. Требования: Уверенное владение SystemVerilog/Verilog; Опыт...

15 Dec

выявленных проблем и разработки улучшений. От будущего члена команды мы ожидаем: Опыт разработки на Verilog/System Verilog...

15 Dec

показателей. От будущего члена команды мы ожидаем: Опыт разработки на Verilog/System Verilog для ASIC от 5 лет; Знания и опыт...

15 Dec

пользователь RTL симулятора (any vendor); Хорошее знание Verilog/SystemVerilog; Владение одним из скриптовых языков (perl...

15 Dec
Разработчик ASIC FPGA микроконтроллеры
Location: Magistralny, Irkutsk - Moscow
Salary: N/A

устройств на его основе Проектировании и разработка на ПЛИС Xilinx (Verilog, ISE 14.7, Vivado) Требования: Уверенное знание...

14 Dec
Инженер-разработчик ПЛИС
Location: Moscow
Salary: 120000 per month

, мультиметром; Требования: Знание языков описания аппаратуры Verilog (SystemVerilog, VHDL); Знание интерфейсов, применяемых во...

14 Dec
Инженер-программист/Embedded developer
Location: Saint Petersburg
Salary: N/A

Cyclone 3-5, Stratix 2-5, Aria 2-5, Max 5,10; Язык программирования Verilog ( System Verilog); Использование в разработке ПО...

14 Dec
Инженер-электроник
Location: Cheboksary, Chuvashia
Salary: 100000 per month

программирования С, С++, Verilog (SystemVerilog). - Наличие примеров ваших разработок. Условия: Официальное трудоустройство, "белая...

13 Dec
FPGA Разработчик
Location: Saint Petersburg
Salary: N/A

, IP-ядер и FPGA-проектов. Разработка RTL кода в соответствии с принятым стандартом на кодирование (Verilog HDL 2001... разрабатываемые аппаратные артефакты. Мы ожидаем: Опыт разработки аппаратных блоков на языках Verilog HDL. Знание основ цифровой...