Start your job search

となる方】 ＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： VHDLまたはVerilogによる論理設計の経験 ■歓迎条件： ASICまたはFPGAの開... Apply Now

ジニアの平均有給取得日数14日／年）、積立休暇、慶弔休暇、育児・介護休業、リフレッシュ休暇 ［応募資格］ ＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： FPGA（Verilog... Apply Now

プリメンテーションの実施とハード実機の評価業務 ※ご経験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。 ◆使用ツール： ・verilog/VHDL ・C言語 ・systemVerilog ◆エン...院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： ・Verilog/VHDLの検証経験をお持ちの方 ・画像系・通信系のハードウェア知識をお持ちの方 ■歓迎条件： ・C言語... Apply Now

学校卒以上 ＜応募資格/応募条件＞ ■必須条件：＜自動車業界未経験歓迎＞ ・RF回路の設計経験 ・スペアナの利用経験 ・Verilog使用経験 ■歓迎条件： ・アナログ回路の設計経験... Apply Now

環境の準備 ◆各種評価検証（単体検証、論理検証、System検証等）、各種資料作成◆（ゆくゆくは）論理回路設計、RTL設計 等【環境】各種FPGA、Verilog-HDL、EDAツール 等 ＜職種＞ 組込み・制御系ソフトウェア開発 シス... Apply Now

とりがプロエンジニアとして技術を高め続ける】 ～転職回数多い方も歓迎／業界トップ級！平均年収600万円越／多くの業界に展開することで安定◎／研修費用は売上8％を投資／全社平均残業月19.78H／生涯プロエンジニア～ ■職務内容： 内視鏡製品のFPGA、Verilogでの... Apply Now

休業、リフレッシュ休暇 ［応募資格］ ＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上 ＜応募資格/応募条件＞ ■必須条件： VHDLまたはVerilogによる論理設計の経験 ■歓迎条件： ASIC... Apply Now

の事業展開に取り組んでおります。 【対象となる方】 学歴不問 ＜応募資格/応募条件＞ ■必須条件： ・5年以上のVerilog-RTL設計および検証の経験 ・デジタル回路の仕様策定 ・組み込みSW開発経験/知識 ■歓迎条件： ・SoC/大規模FPGA 設計...経験 ・高速インターフェイス設計またはIP使用経験(PCIe,USB,SD,Ether) ■求める実績： ・5年以上のVerilog-RTL設計および検証の経験 ・担当モジュールの責任者の経験 ・自身が担当した上流設計における、上流... Apply Now

年収600万円越／多くの業界に展開することで安定◎／研修費用は売上8％を投資／全社平均残業月19.78H／生涯プロエンジニア〜 ■職務内容： 内視鏡製品のFPGA、Verilogでの回路設計をお任せします。 ■業務の魅力： 先進... Apply Now

ジェクトマネジメント経験 ・Verilogを用いた論理設計及びテストベンチの経験 ・IPを用いた論理設計（デジタル）3年以上 ・PrimeTimeの使用スキル ■歓迎条件： ・FPGAのIPや論理設計経験 ・英語に対して苦手意識がない方 ＜語学力＞ 歓迎... Apply Now