Start your job search

などの工学的知識 ・非線形構造解析経験（特に材料非線形、接触解析） ・制御設計（回路、ソフト）／回路設計／回路精査／信頼性試験／Verilog設計／解析、実験、評価、試作／半導体プロセス技術などの経験... Apply Now

、ASICデバイスの基礎に熟知し、VHDL、Verilog-HDL言語を使用して、信号処理や論理演算、その他の関連論理回路設計ができる ・EMI抑制設計が理解できる ・回路基板の設計と生産プロセスに熟知し、回路ArtWorkの設... Apply Now

／年末年始、産前産後／育児／介護、子の看護休暇、結婚休暇／子女結婚休暇、忌引き休暇、公務休暇 ［応募資格］ 学歴不問 ＜応募資格/応募条件＞ ■必須条件： デジタル回路設計 verilog言語を理解できる方... Apply Now

卒以上 ＜応募資格/応募条件＞ ◆必須条件： ・電装・電気制御盤設計経験3年以上で、常用回路設計CADの熟練に使用できる ・FPGA、ASICデバイスの基礎に熟知し、VHDL、Verilog-HDL言語を使用して、信号処理や論理演算、その... Apply Now

の詳細設計・施策・評価、ロバスト設計・Spiceを用いた設計検証 （4）画像処理および信号処理装置のデジタル回路設計…FPGAを用いた論理回路設計、タイミング制約（使用言語：Verilog、VHDL、SDC、UCF）、論理... Apply Now

形構造解析経験（特に材料非線形、接触解析） ・制御設計（回路、ソフト）／回路設計／回路精査／信頼性試験／Verilog設計／解析、実験、評価、試作／半導体プロセス技術などの経験 【勤務時間】 ＜勤務時間＞ 9:00～17:45 （所定労働時間：7時間... Apply Now

などの工学的知識 ・非線形構造解析経験（特に材料非線形、接触解析） ・制御設計（回路、ソフト）／回路設計／回路精査／信頼性試験／Verilog設計／解析、実験、評価、試作／半導体プロセス技術などの経験... Apply Now

形構造解析経験（特に材料非線形、接触解析） ・制御設計（回路、ソフト）／回路設計／回路精査／信頼性試験／Verilog設計／解析、実験、評価、試作／半導体プロセス技術などの経験 【勤務時間】 ＜勤務時間＞ 9:00～17:45 （所定労働時間：7時間... Apply Now

半年経過後の付与日数となります） 年間休日日数120日 GW休暇、夏季休暇、年末年始休暇、産休休暇、育児休暇、介護休暇、慶弔休暇、有給休暇（入社半年後10日）※取得率9割 ［応募資格］ 学歴不問 ＜応募資格/応募条件＞ ■必須条件： VHDL/Verilog... Apply Now

）※在宅可#DS_R2704 ～世界一のデバイス創出！／過去最高益を記録したソニーの半導体部門～ デジタル回路設計業務。verilog-HDLによる設計および検証（波形目視のほか、リファレンスCによる一致検証、アサーション検証、カバ...ージセンサーのデジタル回路設計業務が中心で、設計後は測定及び評価を行い最終顧客に商品を届けるまでの領域をカバーします。最近では毎秒最大1,000フレームのセンサーを開発しました。 ■担当していただく具体的な業務内容 【デジタル回路設計業務】 verilog-HDLによ... Apply Now