Found 13 jobs on 2 pages

28 Dec
Ingeniero de Procesado Digital de la Señal
Location: Petrer, Alicante
Salary: N/A

de VHDL y/o Verilog-SystemVerilog. Conocimiento de los estándares de aviación (DO-254) y de la agencia espacial europea...

26 Dec

. Realizar modelado funcional de algoritmos de procesamiento digital de señales (DSP) y su implementación en RTL (Verilog/VHDL...

23 Dec
Ingeniero DSP - Sector aeroespacial, 100% En remoto
Location: Spain
Salary: €45000 - 60000 per year

de procesamiento digital de señales (DSP) y su implementación en RTL (Verilog/VHDL) o lenguajes de alto nivel (C/C++). Apoyar...++, Verilog...

21 Dec
Ingeniero DSP- Sector aeroespacial Galicia- 100% remoto
Location: A Coruña
Salary: €45000 - 55000 per year

(Verilog/VHDL) o lenguajes de alto nivel (C/C++). Apoyar el desarrollo y mejora de plataformas de radio personalizadas...

17 Dec
Ingeniero/a FW FPGA
Location: Madrid
Salary: N/A

años experiencia en desarrollo de firmware utilizando VHDL o Verilog. - Experiencia en desarrollo sobre FPGA y SoC. - Valorable...

17 Dec

of DSP algorithms (C/C++). Experience with implementing DSP algorithms on FPGAs (VHDL/Verilog). Experience with Software...

15 Dec
Digital Design Intern
Location: Barcelona
Salary: N/A

ASIC y técnicas de diseño digital. - Dominio de lenguajes de codificación RTL (VHDL, Verilog, SystemVerilog). - Buenas... del equipo de diseño digital. - Realizar diseño RTL digital utilizando Verilog y/o SystemVerilog. - Modelado...

07 Dec
Ingeniero FPGA, hibrido
Location: Alicante
Salary: N/A

de VHDL y/o Verilog-SystemVerilog. Requisitos Opcionales - Desarrollo de Redes Neuronales Artificiales (ANN) utilizando...

01 Dec
Digital IC Design Lead
Location: Paterna, Valencia
Salary: N/A

validation Qualifications: Hands on experience with RTL design using Verilog and/or System Verilog Hands on experience...

22 Nov
Senior Staff Digital IC Design Verification Engineer
Location: Paterna, Valencia
Salary: N/A

list, effort estimate and commit to schedule Qualifications: Knowledge of verification languages: UVM, system-Verilog... and programming using Perl or Python would be an asset Experience with RTL design using Verilog and/or System Verilog Experience...