Found 125 jobs on 13 pages

27 Feb
FPGA- Entwickler (m/w/d)
Location: Stuttgart, Baden-Württemberg - München, Bayern
Salary: N/A

Hardwarebeschreibungssprachen (HDL) wie Verilog oder VHDL - Verbessern Sie die Leistung, Geschwindigkeit und Ressourcennutzung von FPGA-Designs..., Informatik oder einem ähnlichen Fachgebiet -Erfahrung mit Hardwarebeschreibungssprachen (HDL) wie Verilog oder VHDL...

23 Feb

oder eines verwandten Fachgebiets Erfahrung mit FPGA-Design-Tools, einschliesslich VHDL oder Verilog, sowie FPGA-Entwicklungsplattformen...

23 Feb
FPGA-Entwicklung | Signal- und Bildverarbeitung
Location: Nürnberg, Bayern
Salary: N/A

oder eines verwandten Fachgebiets Erfahrung mit FPGA-Design-Tools, einschließlich VHDL oder Verilog, sowie FPGA-Entwicklungsplattformen...

17 Feb
Entwicklungsingenieur (m/w/d)
Location: Chemnitz, Sachsen
Salary: N/A

-Entwicklung im Kontext von Mikrospiegelsystemen Erfahrung in der FPGA-Programmierung mit VHDL oder Verilog und hardwarenaher...

16 Feb
Principal Verification Engineer
Location: München, Bayern
Salary: N/A

according to the functional safety processes. - You are not only proficient in hardware description languages (Verilog, VHDL, SystemC...

16 Feb
Engineering System Engineer FPGA and C/C++ (m/f/d)
Location: Bietigheim-Bissingen, Baden-Württemberg
Salary: N/A

) Experience in VHDL / Verilog programming Knowledge of modern embedded systems / available System on chips, including all on-chip...

16 Feb
MIXED-SIGNAL VERIFICATION ENGINEER (M/F/D)
Location: Mannheim, Baden-Württemberg
Salary: N/A

in designing integrated circuits would be a plus. Verilog and SystemVerilog coding skills. Experience in SystemVerilog...

14 Feb
Principal Verification Engineer (f/m/div)
Location: Dublin - München, Bayern
Salary: N/A

(Formal, System Verilog/UVM and/or Specman/e); Analyze and review IP and product specifications for building verification... knowledge of System Verilog/UVM, Specman /e and formal verification Microcontroller knowledge and automotive application...

14 Feb
SOC Physical Design Engineer (M, F, D)
Location: München, Bayern
Salary: N/A

designs (>20M gates) with frequencies in excess of 1GHZ and beyond If you also have working knowledge in Verilog...

11 Feb
ASIC Digital Design, Staff Engineer
Location: München, Bayern
Salary: N/A

on experience with Synthesizable Verilog/ System Verilog RTL coding for ASIC designs and Simulation tools Lint, CDC, Synthesis flow...