Found 19 jobs on 2 pages

28 Apr

студента, людину з інвалідністю. Вакансію зараз переглядає 1 шукач. Відгукніться першим! Xcelium (System)Verilog/VHDL/мови... опису Verilog VHDL мікросхеми аналогові схеми цифрові схеми проектування аналогових схем проектування цифрових схем...

28 Apr
Digital IC Design Engineer
Location: Lviv
Salary: N/A

людину з інвалідністю. Досвід роботи від 1 року. Вакансію зараз переглядає 1 шукач. Відгукніться першим! Xcelium Verilog... designs to layout Verification planning, verification methodology and test bench development using Verilog/VHDL Static...

27 Apr

and analyzers and FPGA Development Platform (Verilog)....

26 Apr

, analog and digital signal generators and analyzers and FPGA Development Platform (Verilog)....

26 Apr

потрібно: студент/випускник в галузі електротехніки або суміжних дисциплін знання Xcelium,(System)Verilog/VHDL/мови опису...

24 Apr

experience in digital design using FPGA - Proficiency in knowledge of Verilog and/or VHDL - Experienced with large-scale FPGA... including design entry in Verilog, synthesis, place and route, timing constraints, and timing closure. - Hands-on with lab FPGA...

21 Apr

to design entry, analog and digital signal generators and analyzers and FPGA Development Platform (Verilog...

19 Apr

: - Досвід роботи з перетворенням ASIC в FPGA RTL; - Знання мов програмування, таких як Verilog або VHDL; - Знання методів...

18 Apr
Intern Digital Engineer
Location: Lviv
Salary: N/A

designs to layout Verification planning, verification methodology and test bench development using Verilog/VHDL Static... designers) Knowledge of Xcelium,(System)Verilog/VHDL/scripting languages Full understanding of IC design flow...

17 Apr
Intern Digital Engineer
Location: Lviv
Salary: N/A

Verilog/VHDL Static timing analysis (STA), formal verification, logic equivalence checking Lab evaluation and debug... circuits (0−1 for junior designers) Knowledge of Xcelium,(System)Verilog/VHDL/scripting languages Full understanding of IC...